Bechen, Benjamin:

Systematischer Entwurf analoger Low-Power-Schaltungen in CMOS anhand einer kapazitiven Sensorauslese

Stuttgart: Fraunhofer IRB-Verl. (2008), XVII, 403 S. : Ill., zahlr. graph. Darst.
Buch / Monographie / Fach: Elektrotechnik
Zugl. Duisburg, Essen, Univ., Diss., 2008
Abstract:
In der Mikroelektronik sind energiesparende Schaltungen von wachsender Bedeutung, insbesondere für batteriebetriebene Geräte oder passive Transpondersysteme. Während sich mit digitalen Low-Power Schaltungen relativ viele Arbeiten beschäftigt haben, gibt es in der analogen Schaltungstechnik Bedarf an Hilfestellungen für die Entwicklung von analogen Low-Power Schaltungen. Aus diesem Grund ist das Thema dieser Arbeit der systematische Entwurf analoger Schaltungen mit minimalem Leistungsverbrauch. Der systematische Verlauf wird hier am Beispiel einer Ausleseschaltung für monolithisch integrierbare, kapazitive Drucksensoren durchgeführt. Dabei wird die Minimierung der Leistung auf verschiedenen Ebenen untersucht. Die drei Hauptebenen befinden sich in der Technologie, der Schaltungstechnik und der Systemarchitektur, wobei die beiden letzteren den Schwerpunkt dieser Arbeit bilden. Für die Ansatzmöglichkeit in der Technologie wird auf Leckströme, Low-Voltage Tauglichkeit und Technologierobustheit eingegangen. Auf der Ebene der Schaltungstechnik wird die beste Leistungseffizienz am Beispiel eines Tiefpasses erster Ordnung mit einem bestimmten Signal-zu-Rausch Verhältnis SNR für vier verschiedene Schaltungstechniken bestimmt. Die Systemarchitektur wurde am Beispiel ADU (Analog-Digital-Umsetzer) Architektur untersucht. Auch hier wird das theoretische Minimum des Leistungsverbrauchs für ein bestimmtes SNR angegeben. Das theoretische Minimum stellt gleichzeitig das Minimum für die Praxis dar. Auf die Limitierung durch die Paarungsgenauigkeit der Bauelemente wird nicht eingegangen, da diese immer von der Technologie abhängt. Zum besseren Vergleich von ADUs, die in verschiedenen Technologien gefertigt worden sind, wird ein technologieunabhängiges Figure of Merit eingeführt. Dabei wird gezeigt, dass die fortschreitende Technologieskalierung in CMOS hilft, dem theoretischen Minimum näher zu kommen. Die wichtigsten Komponenten für die Realisierung einer kapazitiven Sensorsignalauslese werden vorgestellt, und teilweise einer genaueren Rauschbetrachtung unterzogen. Als Sensorauslese wird zum einen ein einfaches System nach dem Oszillatorprinzip vorgeschlagen. Zum anderen bietet sich eine Kombination aus C/U-Konverter und ADU an. Eine Untersuchung der Leistungseffizienz der Sensorauslese nach dem Oszillatorprinzip zeigt im Vergleich zur Untersuchung der ADUs, dass eine Kombination aus ADU und C/U-Konverter vom Leistungsverbrauch her günstiger ist. Der SAR (Successive Approximation Register) ADU und der zyklische ADU sind als Testchip gefertigt worden, und die sonstigen Komponenten wurden zur Simulation aufgebaut. Der zyklische ADU ist mit einer neuartigen Mismatch-Kompensation versehen worden, welche die Anwendung der Switched-Opamp (SOA) Technik erlaubt, um die Verstärker in einer Phase abzuschalten. Weiterhin wird für den zyklischen ADU eine Architektur vorgeschlagen, die mit einem einzigen Verstärker auskommt. Beim SAR ADU wird eine Architektur vorgeschlagen, welche die Anzahl an Einheitskondensatoren reduziert.