2-D CMOS Bildsensorik mit integrierter Signalverarbeitung

Dateibereich 5083

6,38 MB in 2 Dateien, zuletzt geändert am 30.04.2007

Dateiliste / Details

DateiDateien geändert amGröße
diss.pdf06.07.2000 00:00:006,37 MB
index.html30.04.2007 12:02:458,6 KB
CMOS based image sensors are invading more and more imaging applications. Due to the reduction of the feature size it has become possible to implement image sensors in a standard CMOS technology. The use of a standard CMOS technology enables the integration of signal-processing circuitry and even whole camera systems. CMOS image sensors do not exhibit any blooming or smearing like CCDs do. The CMOS technology enables realization of various readout techniques (e.g. linear or logarithmic readout). Both techniques are analysed and compared regarding noise, dynamic-range, and contrast. Image sensors featuring logarithmic readout characteristic achieve a dynamic-range of up to 140 dB. Because of the time-continuous operation a pixel can be accessed at any time. Most logarithmic image sensors exhibit only a very low-frame rate at low illumination levels. Due to the feedback operation the presented sensor overcomes the bandwidth limitations of conventional logarithmic imagers. A linear sensor presented in this thesis dissipates only 35 mW at 100 frames/s. It is well suited for mobile and low power applications, which have been difficult to realize with the CCD technology. The on-chip correlated-double-sampling (CDS) eliminates the superimposed fixed pattern noise (FPN) of the pixel array. The co-integration of signal processing circuitry on the same chip is also demonstrated in the thesis. A massive parallel architecture for on-chip signal processing is introduced. The filters are based on analog switched-capacitor technique. Every single column of the imager uses its own filter to process a 5x5 filter-core serially. Only CMOS-technology permits the integration of a complex signal-processing on an image sensor. Bildsensoren in CMOS-Technologie sind in den letzten Jahren immer mehr in den Blickpunkt gerückt. Durch die Verkleinerung der Strukturgrößen ist es nun wirtschaftlich geworden, Bildsensoren in einem Standard CMOS-Prozeß zu fertigen. Die Verwendung der CMOS-Technologie ermöglicht eine sehr viel höhere Funktionalität im Sensor. Durch die Integration signalverarbeitender Baugruppen ist es möglich, ganze System auf einen Chip aufzubauen. Einige der typischen Probleme der CCD-Bildsensoren treten bei der Verwendung der CMOS-Technologie nicht auf, z.B. sog. Blooming, das Überlaufen der Potentialtöpfe bei CCD´s. In der Arbeit werden zwei grundlegende Konzepte zur Auslese eines CMOS-Bildsensors verglichen, die lineare Auslese und die logarithmische Auslese, welche das Eingangssignal mittels einer logarithmischen Kennlinie komprimiert. Beide Ausleseverfahren werden bezüglich Rauschen, optischem Dynamikumfang und Kontrast bewertet. Die Sensoren mit logarithmischer Auslese bieten eine hohe Dynamik von bis zu 140 dB. Sie arbeiten zeitkontinuierlich, und daher kann nach der Einschwingzeit auf ein beliebiges Pixel zugegriffen werden. Durch die Maßnahmen wie Rückkoppelung zur Steigerung der Bandbreite und die Vorauswahl der Pixel konnte die Geschwindigkeitsbegrenzung, die bei vielen logarithmischen Sensoren gegeben ist, überwunden werden. aufzunehmen. Ein im Rahmen dieser Arbeit entwickelter linearer Bildsensor begnügt sich mit nur 35 mW. Damit werden mobile Anwendungen ermöglicht, die vorher nur sehr schwierig oder gar nicht realisierbar waren. Im Bereich der Bildverarbeitung ist es möglich, mit diesem Sensor durch das flexible Ausleseverfahren nur Teile eines Bildes auszulesen. Zur Kompensation des Fixed-Pattern-Noise, einem additiven Fehler, der dem aufgenommenen Bild ein festes Muster überlagert, wird die Methode der korrelierten Doppelabtastung (CDS) angewendet. Anschließend wird in der Dissertation gezeigt, wie durch die Integration der Signalverarbeitung auf dem Sensor-Chip neue Architekturen eingesetzt werden können. So st es möglich, die Ausgangssignale aller Spalten eines Sensors parallel zu verarbeiten. Dies ist nur mit einer On-Chip-Elektronik möglich. Ein Sensor mit integriertem Filter nutzt die Möglichkeit der massiv parallelen Verarbeitung mit einem analogen Filter in Switched-Capacitor-Schaltungstechnik. Jede einzelne Spalte besitzt einen eigenen Filter, der seriell alle Koeffizienten eines 5 x 5 Filterkerns abarbeitet. Erst durch die Verwendung der CMOS-Technologie ist die Integration eines Bildsensors zusammen mit einem Filter möglich.
PURL / DOI:
Lesezeichen:
Permalink | Teilen/Speichern
Dokumententyp:
Wissenschaftliche Abschlussarbeiten » Dissertation
Fakultät / Institut:
Fakultät für Ingenieurwissenschaften » Elektrotechnik und Informationstechnik
Dewey Dezimal-Klassifikation:
600 Technik, Medizin, angewandte Wissenschaften » 620 Ingenieurwissenschaften
Stichwörter:
image sensors, switched capacitor, CMOS Bildsensor, Bildsensor, korrelierte Doppelabtastung, correlated double sampling, Bildverarbeitung, image processing, CMOS image sensors
Beitragender:
Prof. Ph. D. Hosticka, Bedrich J. [Gutachter(in), Rezensent(in)]
Sprache:
Deutsch
Kollektion / Status:
Dissertationen / Dokument veröffentlicht
Datum der Promotion:
06.07.2000
Dokument erstellt am:
06.07.2000
Dateien geändert am:
30.04.2007
Medientyp:
Text